成都航盛智行申请一种PCB设计中优化走线串扰专利，有效改善串扰问题

<p>金融界 2024 年 12 月 18 日消息，国家知识产权局信息显示，成都航盛智行科技有限公司申请一项名为“一种 PCB 设计中优化走线串扰的方法”的专利，公开号 CN 119129515 A，申请日期为 2024 年 6 月。</p><p>专利摘要显示，本发明提供了一种 PCB 设计中优化走线串扰的方法，涉及电路图设计技术领域。本发明通过以下步骤实现对走线串扰的优化：选择需要检查的信号或信号组和层别，设置走线要求，读取 PCB 设计图并获取各走线线段的位置和角度，筛选不合规的走线线段，确定违规线路的布线修改空间，并根据修改空间进行自动或人工布线修改。本方法通过优化信号线路设计，有效改善了高速信号在相邻层平行或重叠布线时产生的串扰问题，从而提高了 PCB 设计的可靠性和性能，降低了板卡设计成本和物料成本，同时使得 PCB 设计更加灵活。</p>