芯思原申请一种片上系统SoC时钟管理模块自动生成方法专利，能克服现有片上系统SoC时钟管理模块设计效率低的缺陷

<p>金融界2024年11月27日消息，国家知识产权局信息显示，芯思原微电子有限公司申请一项名为“一种片上系统SoC时钟管理模块自动生成方法”的专利，公开号CN 119024923 A，申请日期为2024年8月。</p><p>专利摘要显示，本发明涉及集成电路设计自动化，具体涉及一种片上系统SoC时钟管理模块自动生成方法，收集片上系统SoC的源时钟信息，并将收集到的源时钟信息填入第一硬件配置表中；收集片上系统SoC各IP核的时钟信息，并将收集到的时钟信息填入第二硬件配置表中；配置Perl脚本的输入参数；基于命令行模式输入运行代码，系统根据输入参数执行Perl脚本；查看Perl脚本运行后生成的RTL代码、寄存器表格和SDC时序约束文件，若存在问题，则Perl脚本会给出提示；本发明提供的技术方案能够有效克服现有技术所存在的片上系统SoC时钟管理模块设计效率较低的缺陷。</p>